نمونه سوالات معماری کامپیوتر با پاسخ تشریحی - مثال های معماری کامپیوتر

برای اینکه پردازنده ما بیشترین تعداد دستورات را داشته باشد، باید 1 دستور ماشین را به قالب دستورات 3 عملوندی و همین طور 1 دستور را به قالب دستورات تک عملوندی نسبت دهیم و سایر دستورات را بدون عملوند در نظر بگیریم. برای محاسبه پاسخ ابتدا کل دستورات 3 فیلد آدرسی را محاسبه می‌کنیم ($2^n$) ، سپس یک دستور را به دستورات 3 فیلد آدرسی اختصاص می‌دهیم و بقیه حالت‌های باقیمانده را برای دستورات تک فیلد آدرسی نگه می‌داریم ($2^n-1$). سپس تعداد کل دستورات تک فیلد آدرسی که می‌توانیم داشته باشیم را بدست می‌آوریم ($\left(2^n-1\right)\times2^{2n}$) و سپس یک دستور را به دستورات تک فیلد آدرسی اختصاص می‌دهیم و بقیه حالت‌های باقیمانده را برای دستورات بدون فیلد آدرس نگه می‌داریم ($\left(2^n-1\right)\times2^{2n}-1$)

\[\underbrace{\left(\overbrace{\left(2^n-1\right)}^{\text{یک}\mathrm{\ }\text{دستور}\mathrm{\ }\text{برای}\mathrm{\ }\text{اولی}}\times 2^{2n}-1\right)}_{\text{یک}\mathrm{\ }\text{دستور}\mathrm{\ }\text{برای}\mathrm{\ }\text{دومی}}2^n+\overbrace{1}^{\text{تک}\mathrm{\ }\text{دستور}\mathrm{\ 3\ }\text{عملوندی}}+\overbrace{1}^{\text{یک}\mathrm{\ }\text{دستور}\mathrm{\ }\text{تک}\mathrm{\ }\text{عملوندی}}=\left(2^{3n}-2^{2n}-1\right)\times 2^n+2=2^{4n}-2^{3n}-2^n+2\] 

وقتی سیگنال­‌های load را برای گذرگاه مشترک در نظر نمی‌­گیریم، نیازی به دیکودر نیست.

برای ساخت گذرگاه مشترک که تعداد $(2^{K-1} \lt x\le 2^{K} )$ تا ثبات L بیتی را به هم وصل می­‌کند، به تعداد L تا Mux با $2^{K} $ ورودی (با K سیگنال انتخاب) نیاز هست. (دقت کنید که ورودی مالتی پلکسر باید توانی از 2 باشد)

$\Rightarrow S_{1} =3\left[2(32)+2\right]=3(66)$ 3 تا Mux = (هر کدام 32 ورودی) نیاز هست

$\Rightarrow S_{2} =6\left[2(8)+2\right]=6(18)$ 6 تا Mux = (هر کدام 8 ورودی) نیاز هست

$\frac{S_{1} }{S_{2} } =\frac{3(66)}{6(18)} =\frac{11}{6} =1/83$

گزینه 2 صحیح است.

اگر فرض کنیم کل زمان اجرای کارهای گرافیکی برابر 10T باشد. طبق صورت سوال 2T مربوط به اجرای تابع ریشه دوم است و 5T مربوط به اجرای دستورات floating point و 3T باقی کارها.

حال هر پیشنهاد و زمان هریک را محاسبه می کنیم. 

پیشنهاد 2 زمان اجرا را بیشتر کاهش داده $\leftarrow$ ماشین دوم سریع تر است $\Leftarrow$ گزینه 2 صحیح است.

قانون امدال:

${\ speedup}_{\left(A\right)}:\frac{\mathrm{1}}{(\mathrm{1-0/4})+\frac{\mathrm{0/4}}{\mathrm{2}}}=\mathrm{1/25}$ :ماشین A

نکته: درصد مربوط به MAC در بین کل دستورات پردازنده همه منظوره:

$\mathrm{=\ }\frac{\mathrm{40}}{\mathrm{100}}\times \frac{\mathrm{50}}{\mathrm{100}}=\frac{\mathrm{20}}{\mathrm{100}}$ : درصد MAC

${\ speedup}_{\left(B\right)}:\frac{\mathrm{1}}{(\mathrm{1-0/2})+\frac{\mathrm{0/2}}{\mathrm{n}}}=\frac{\mathrm{1}}{\frac{\mathrm{8}}{\mathrm{10}}+\frac{(\frac{2}{n})}{\mathrm{10}}}\mathrm{=}\frac{\mathrm{10}}{\mathrm{8+}\frac{2}{n}}\mathrm{ \lt }\mathrm{1/25}$ : ماشین B

CPI متوسط دستورات محاسباتی به صورت بدست می‌­آید.

${cpI}_{old}\mathrm{=}\mathrm{0/4}\mathrm{\times }\mathrm{1}\mathrm{+}\mathrm{0/3}\mathrm{\times }\mathrm{5}\mathrm{+}\mathrm{0/3}\mathrm{\times }\mathrm{2}\mathrm{=}\mathrm{2/5}$

${cpI}_{old}\mathrm{=}\mathrm{0/4}\mathrm{\times }\mathrm{1}\mathrm{+}\mathrm{0/3}\mathrm{\times }\mathrm{3}\mathrm{+}\mathrm{0/3}\mathrm{\times }\mathrm{2}\mathrm{=}\mathrm{1/9}$

$speedup=\frac{{cpI}_{old}\mathrm{\times }\mathrm{0/82}\mathrm{+}{cpI}_{IO}\mathrm{\times }\mathrm{0/18}}{{cpI}_{new}\mathrm{\times }\mathrm{0/82}\mathrm{+}{cpI}_{IO}\mathrm{\times }\mathrm{0/18}}=\frac{\mathrm{2/41}}{\mathrm{1/918}}=\mathrm{1/245}$

$\frac{\mathrm{1}}{{\mathrm{10}}^{\mathrm{9}}HZ}=\mathrm{1}ns$=دوره تناوب جمع کننده‌ی خط لوله‌ایی

$\frac{\mathrm{1}}{200\times {\mathrm{10}}^{\mathrm{6}}HZ}=\mathrm{5}ns$= دوره تناوب جمع کننده‌ی تمام ترکیبی

جمع کننده‌ی خط لوله در هر 9 کلاک دو عدد 64 بیتی را جمع می‌کند به عبارت دیگر ما پایپلاینی داریم با 9 stage مدت زمان اجرای 32 دستور در یک پایپلاین با 9 مرحله و دوره تناوب ns 1 برابر است با:

$(9+31)\times 1ns=40 ns$

(برای فهم بهتر فرض می‌کنیم دستور اول کل پایپلاین را طی می‌کند و به 9 کلاک نیاز دارد و 31 دستور بعدی هر کدام با 1 کلاک اجرا می‌شوند.)

زمان اجرا با جمع کننده ترکیبی برابر است با:

$32\times 5=160\ ns$

همان‌طور که مشخص است جمع کننده‌ی خط لوله‌ایی، 4 برابر سریع‌تر عمل می‌کند.

$\Leftarrow $ گزینه 1 صحیح است. 

ابتدا زمان اجرای $n$ دستور در پايپلاين $3$ سطحی را محاسبه می‌کنيم. می‌دانيم که هر $p$ دستور پرش (اگر دستور آخر پرش نباشد) تشکيل $p + 1$ دسته داده و هر دسته ما را $k – 1$ ($k$ تعداد سطوح پايپلاين) کلاک جريمه می‌کند. پس داريم:

$\left(n+3-1\right)\times T+0/3n\times2\times T=1/6nT+2T$

محاسبه زمان اجرای n دستور در پايپلاين 4 سطحی:

$(n\ +\ 4\ -\ 1)\times0/9T\ +\ 0/3n\times3\times0/9T\ =\ 1/71nT\ +\ 2/7T$

$\frac{t_1}{t_2}\ =\ \frac{1/6nT+2T}{1/71nT\ +\ 2/7T}$

$speed\ up=\frac{Performance(pipe)}{Performance(without\ pipe)}=\frac{T(without\ pipe)}{T(\ pipe)}$ $=\frac{(\frac{\mathrm{8}}{\mathrm{10}}n)(\mathrm{11}+\mathrm{8}+\mathrm{7}+\mathrm{1}0+\mathrm{4})+(\frac{\mathrm{2}}{\mathrm{10}}n)(\mathrm{11}+\mathrm{8}+\mathrm{7}+\mathrm{4})}{(طبقه)\ \mathrm{5}(\mathrm{11}+\mathrm{1})+(\mathrm{n}\mathrm{-}\mathrm{1})\mathrm{(}\mathrm{11}+\mathrm{1})}$

$=\frac{\mathrm{38}\mathrm{n}}{\mathrm{12}\mathrm{n}\mathrm{+48}}>\mathrm{1}\Rightarrow \mathrm{38}\mathrm{n>}\mathrm{12}\mathrm{n+}\mathrm{48}$ (به ازای $n > 1$ برقرار است)

25 = 5 + 5 + 9 + 3 + 3 = زمان اجرای هر دستور در حالت بدون خط لوله
(ns) 10 × 25 = 250 = زمان اجرای ده تا دستور در حالت بدون خط لوله
        10 = 1 + 9 = 1 + { 5, 5, 9, 3, 3}  Max = زمان هر مرحله خط لوله
140= 10 × (1 – 10 + 5) =هر مرحله خط لوله ${=(K+n-\mathrm{1})}^*T$ زمان اجرای10 دستور در حالت خط لوله

$\mathrm{=}\frac{\mathrm{250}}{\mathrm{140}}\simeq \mathrm{1/78}$ $\frac{\text{زمان}\boldsymbol{\mathrm{\ }}\text{اجرای}\boldsymbol{\mathrm{\ }}\text{بدون}\boldsymbol{\mathrm{\ }}\text{خط}}{\text{زمان}\boldsymbol{\mathrm{\ }}\text{اجرای}\boldsymbol{\mathrm{\ }}\text{خط}}$ $=$ افزایش سرعت

${\mathrm{2}}^{\mathrm{32}}B=\mathrm{4}GB$ = حجم حافظه = آدرس 32 بیتی

$\mathrm{8}KB={\mathrm{2}}^{\mathrm{13}}B={\mathrm{2}}^{\mathrm{13}}\times {\mathrm{2}}^{\mathrm{3}}bit={\mathrm{2}}^{\mathrm{16}}bit=\mathrm{65536}bit$ = ظرفیت دیتا کش

$\mathrm{64}B$ = اندازه بلاک

هر بلاک یک بیت برای valid، یک بیت برای $\text{تعداد}\mathrm{\ }\text{بلاک}\mathrm{\ }\text{کش}=\frac{{\mathrm{2}}^{\mathrm{3}}\times {\mathrm{2}}^{\mathrm{10}}B}{{\mathrm{2}}^{\mathrm{6}}B}={\mathrm{2}}^{\mathrm{7}}\Rightarrow LRU$

و تعدادی بیت برای tag دارد.

$\text{کش}\mathrm{\ }set\ \text{تعداد}=\frac{2^7}{\mathrm{2}}={\mathrm{2}}^{\mathrm{6}}$

$tag\mathrm{\ }\text{اندازه}=log\frac{{\mathrm{2}}^{\mathrm{32}}B}{{\mathrm{2}}^{\mathrm{12}}B}+log\mathrm{2}\mathrm{=}\mathrm{19}\mathrm{+}\mathrm{1}\mathrm{=}\mathrm{20}$

$\underbrace{65536}_{Data}+\underbrace{2^{7} \times 20}_{tag}+\underbrace{2^{7} }_{valid}+\underbrace{2^{7} }_{LRU} $ = تعداد بیت­‌های $SRAM$ مورد نیاز

حجم حافظه اصلی $2^{(21+7+4)}=2^{23}B=4*2^{30}B=4GB$ حجم حافظه نهان$2^{(7+4)}=2^{11}B=2*2^{10}B=2KB$

$\Leftarrow$ تا اینجا گزینه های 1 و 2 رد می شوند.

اگر 11 بیت اول (00B3A4F) را بنویسیم به مقدار روبرو می رسیم $(01001001111) \leftarrow$

محل استقرار (00B3A4F) در سطر 15 و در Block 36 ام است.

$\Leftarrow$ گزینه 4 صحیح است.

به منظور درک بهتر سوال می‌توان شکل زیر را برای آن در نظر گرفت:

همانطور که از شکل بالا مشخص است، با توجه به فرض سوال چون تعداد خطوط آدرس $CPU$ به اندازه‌ی $n – m$تا از خطوط آدرس تراشه حافظه بیشتر است در نتیجه می‌بایست جهت ارتباط تراشه با $CPU$ کلیه‌ی $m$ خط آدرس تراشه به $m$ خط از خطوط آدرس‌ $CPU$ متصل شود (که با رنگ خاکستری در شکل مشخص شده) $J$ خط داده نیز جهت تبادل $Data$ به یکدیگر متصل شده‌اند. از آنجایی که دستگاه دیگری با توجه به فرض سوال وجود ندارد، $n – m$ خط دیگر آدرس $CPU$ بلااستفاده باقی می‌ماند. اگر $CPU$ نیز تنها دارای $m$ خط آدرس می‌بود، هر کلمه‌ی $J$ بیتی از این تراشه با یک آدرس قابل دسترسی بود اما اکنون به ازای هر آدرس، هر یک از خطوط $n – m$ آدرس دیگر می‌توانند صفر یا یک باشند فارغ از اینکه آدرس آن کلمه تغییر کند(زیرا آن خطوط به جایی متصل نیستند که روی تراشه تاثیر بگذارند). در نتیجه هر کلمه‌ی $J$ بیتی با $2^{n\ -\ m}$ آدرس قابل دسترسی است.

$RAM$ وقتی فعال می­‌شود پرانتز اول $CSA$ و دوم آن هر دو یک باشند، ${\overline{A}}_{\mathrm{15}}+{\overline{A}}_{\mathrm{14}}$ برای آدرس‌­های ${\mathrm{\circ }\mathrm{\circ }\mathrm{\circ }\mathrm{\circ }}_H$  تا ${\mathrm{BFFF}}_H$ یک است و پرانتز دوم برای آدرس‌­های  $\mathrm{\circ }\mathrm{1}\mathrm{\circ }\mathrm{\circ }$ تا $\mathrm{\circ }\mathrm{\circ }\mathrm{FF}$ یک است پس $RAM$ شامل آدرس­‌های $\mathrm{\circ }\mathrm{1}\mathrm{\circ }\mathrm{\circ }$  تا $\mathrm{BFFF}$  است. $ROM$ شامل $C\circ \circ \circ $  تا $\mathrm{BFFF}$  و  $C\circ \circ \circ $ تا $E\mathrm{FFF}$ است.

همه گزینه­‌ها صحیح هستند به جز گزینه 4:

زیرا وجود کش در یک سیستم به دلیل spatial locality (محلی بودن مکان) است و نه محلی ترتیبی

$hit\ Rate(cache)=h_{\mathrm{1}}$

برای به صرفه بودن باید:

زمان دستیابی به داده بدون کش > زمان دستیابی به داده با وجود کش
${(h}_{\mathrm{1}})({\mathrm{1}}^{ns})+(\mathrm{1}-h_{\mathrm{1}})(\mathrm{4})({\mathrm{5}}^{ns}) \lt ({\mathrm{5}}^{ns})$ ${\Rightarrow h}_{\mathrm{1}}+\mathrm{20-20}h_{\mathrm{1}} \lt \mathrm{5}$ ${\Rightarrow \mathrm{19}h}_{\mathrm{1}} \gt \mathrm{15}$ ${\Rightarrow h}_{\mathrm{1}}\mathrm{>}\frac{\mathrm{15}}{\mathrm{19}}=\mathrm{0/7894\ =\ \%78/9=\ \%79}$

زبان‌های HDL از کدنویسی همروند پشتیبانی می­‌کنند.

سایر گزینه­‌ها صحیح هستند.

$=(200+20+CC)*1m$
اندازه ریز حافظه در حالت عادی بدون صرفه جویی

$(CC+(7+6+5)+20)*1m$ اندازه ریز حافظه در حالت عادی با صرفه جویی
$(200+20+cc)*1m-$
$(cc+18+20)*1m=182m$
میزان صرفه جویی

قالب کلی ریز حافظه در حالت پیشرفته به صورت زیر است:

اندازه ریز حافظه در حالت پیشرفته بدون صرفه جویی 
$=1m*(cc+max(200,20))$
اندازه ریز حافظه در حالت پیشرفته با صرفه جویی
$=1m*(cc+max(18,20))$

$=1m*(cc=200)-1m*(cc+20)=180m$ میزان صرفه جویی  

( با استفاده از حافظه نانو )                             ( بدون استفاده از حافظه نانو ) 

$\Leftarrow$ صرفه جویی ریز برنامه

$200*100-200*5=200\left(100+\mathrm{C}+8\right)-200\left(5+\mathrm{C}+8\right)=200*95$

گزینه 1 پاسخ مسئله است.
*نکته: ما در این سوال ها صرفه جویی در حافظه ریز را فقط حساب می کنیم و با حافظه نانو کاری نداریم 
مگر اینکه صورت سوال از ما این را بخواهد.

حافظه میکرو (ریزبرنامه) بدون استفاده از نانو: $200 \times 10 = 2000$
حافظه‌­ی ریزبرنامه با استفاده از نانو:
(دقت کنید که خود حافظه­‌ی نانو را نخواسته است) 
از آنجا که 125 جعبه اتصال و 4 جعبه شرطی داریم لذا 129 ریز دستور مختلف مورد نیاز هست که به 8 بیت نیاز دارد و نیز یک بیت هم برای انتخاب نوع جعبه باید در نظر بگیریم. (یعنی 9 بیت)

200=2000-1800  $\Rightarrow $  ­1800=9×200= حافظه ریز برنامه و  $129 \times 10$= حافظه‌­ی نانو

کاهش $(2K)(100)-(2K)(6+5+4+4)=2K(100-19)=(2K)(81)=162K$

Address bus خارج شده از CPU برای عملیات I/O Programmed از آدرس C000H تا FFFFH قابل دسترس است (رد گزینه ی 4)

$\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;A_{15}\ \ \ A_{14}\ \ \ A_{13}\ \ \ \_\_\_\_\_\_\_\ \ \ \ A_2\ \ \ A_1\ \ \ {\ A}_0$

$\overline{{CE}_2}$ پایه بخاطر  $\leftarrow \underline{\overline{\left|1\ \ \ \ \ 1\right|}}\ \ \ \ \ \ \ 0\ \ \ \ \ \ \                   \_\_\_\_\_\_\_\ \ \ \ \ 0\ \ \ \ \ 0\ \ \ \ \ \ 0\ \ \ =\ C000H$

$\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;1\ \ \ \ \ 1\ \ \ \ \ 0\ \ \ \ \ \ \ \_\_\_\_\_\_\_\ \ \ \ \ 0\ \ \ \ \ 0\ \ \ \ \ 1\ \ \ =\ C001H$

$\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;...$

$\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;1\ \ \ \ \ 1\ \ \ \ \ 1\ \ \ \ \ \ \_\_\_\_\_\_\_\ \ \ \ \ 1\ \ \ \ \ 1\ \ \ \ \ 1\ \ \ =\ FFFFH$

همچنین شکل داده شده  دارای پایه ی Int.req. است پس می تواند وقفه صادر کند و روش I/O Interrupt ربطی به memory-mapped ندارد (رد گزینه ی 1 و 2)

در این حالت که سوال برای ما کشیده شده است. سیگنال S1 ، Strobe قبل از گذاشتن data روی خط 1 شده است و سپس Data روی باس قرار داده شده است و بعد S2 ، Strobe فعال شده است و پس از اتمام سیگنال S2 , S1 هم تمام شده. 

این حالت نشان دهنده حالت گیرنده آغاز کننده است. یعنی S1 گیرنده ما است و سیگنال Strobe آن دست گیرنده و سیگنال S2 ، Strobe دست فرستنده است و در این حالت گیرنده کندتر است و آغاز کننده درخواست است. $\Leftarrow$ گزینه 3 صحیح است.