پرش به محتوای اصلی

رزرو مشاوره تلفنی تک جلسه‌ای با استاد رضوی

رزرو مشاوره تلفنی

امروز می‌خواهید چه چیزی یاد بگیرید؟

محبوب‌ترین‌ها :

اشتراک

https://www.konkurcomputer.ir/b1dd

پاسخ تشریحی معماری کامپیوتر کنکور ارشد کامپیوتر 1403

پاسخ تشریحی معماری کامپیوتر کنکور ارشد کامپیوتر ۱۴۰۳ در این صفحه عالی قرار داده شده و روش های دسترسی به پاسخ تشریحی معماری ارشد کامپیوتر سال های قبل گفته شده

درس معماری‌ کامپیوتری به‌عنوان یکی از مهم‌ترین درس‌های مقطع کارشناسی، از جایگاه ویژه‌ای در کنکور برخوردار است. اگر به دنبال رتبه‌ زیر ۱۰۰ هستید حتماً باید این درس را بخوانید و درصد خوبی در آن کسب کنید. معمولاً تست‌های آخرین کنکور برگزار شده شباهت زیادی به تست‌های کنکور‌ سال بعد دارد. ازاین‌جهت مطالعه عمیق آنها ضروری است. در این مقاله پاسخ تشریحی معماری کامپیوتر ۱۴۰۳ بیان شده است. شما می‌توانید به پاسخ تشریحی تست های معماری کامپیوتر سال‌های قبل نیز از طریق پلتفرم آزمون کنکور کامپیوتر یا دوره نکته و تست معماری کامپیوتر دسترسی داشته باشید.

فیلم پاسخ تشریحی معماری کامپیوتر کنکور ارشد کامپیوتر ۱۴۰۳

پاسخ تشریحی معماری کامپیوتر ۱۴۰۳

متوسط یک سیستم حافظه اصلی با ظرفیت 2G بایت و حافظه نهان با ظرفیت 256Kw (w: یک کلمه معادل ۴ بایت است) است. حافظه نهان از روش 2-way set associative استفاده می‌کند و اندازه هر بلاک در آن، ۱۶ بایت است. تعداد بیت‌های index و TAG به‌ترتیب کدام‌اند؟ حافظه ها

1 16 و 11

2 15 و 12

3 15 و 11

4 16 و 12

گزینه دوم صحیح است. در کش t-way associative داریم.

$tag=\mathrm{log}\frac{\text{حجم}\mathrm{\ }\text{حافظه}}{\text{حجم}\mathrm{\ }\text{کش}}+{\mathrm{log}\ t\ }$

پس می‌توان نوشت

$tag=\mathrm{log}\frac{\mathrm{2\times }{\mathrm{2}}^{\mathrm{30}}\ Byte}{{\mathrm{2}}^{\mathrm{8}}\mathrm{\times }{\mathrm{2}}^{\mathrm{10}}\mathrm{\times }{\mathrm{2}}^{\mathrm{2}}\ Byte}+{{\mathrm{log}}_2 2\ }=\frac{2^{31}}{2^{20}}+1=12$

می‌توان گفت یک کلمه معادل 4 بایت است و هر بلاک شامل 4 کلمه است. درنتیجه فضای آدرس به‌شکل زیر است.

$\mathrm{index=31-}\left(\mathrm{2+2+12}\right)\mathrm{=15}$

متوسط یک سیستم نمایش اعداد ممیز شناور را درنظر بگیرید که بخش‌های مانتیس ۴ بیت، توان ۳ بیت و علامت یک بیت باشند (مطابق جدول زیر). نمایش توان biased_4 و نمایش مانتیس implicit one representation فرض شده است. نمایش عدد دهدهی +0.75 در این صورت کدام است؟ (گزینه‌ها در مبنای ۱۶ هستند.) محاسبات

علامت	توان	مانتیس
1 bit	3 bit	4 bit

1 31

2 38

3 43

4 45

گزینه دوم صحیح است.

ابتدا $+0.75$ را به باینری تبدیل می‌کنیم $\left(+0.75\right)={(0.11)}_2={(1.1\times 2^{-1})}_2$

نمایش در سیستم floating point به‌شکل ${\left(-1\right)}^{\overbrace{S}^{\text{بیت}\mathrm{\ }\text{علامت}}}\times 1.\overbrace{M}^{\text{مانتیس}}\times 2^{\overbrace{e-bias}^{\text{توان}\mathrm{\ }\text{بایاس}\mathrm{\ }\text{شده}}}$

برای محاسبه توان بایاس چون بایاس توانی از 2 می‌باشد کافی است که در سیستم مکمل 2 اولین بیت از سمت چپ را toggle کنیم.

برای مثال برای محاسبه عدد مبنای دو در سیستم Biased-4 داریم:

$\begin{array}{ccccccc}2 & 1 & 0 & \ & 2 & 1 & 0 \\ 0 & 0 & 0 & \longrightarrow & 1 & 0 & 0 \\ 0 & 0 & 1 & \longrightarrow & 1 & 0 & 1 \\ 0 & 1 & 0 & \longrightarrow & 1 & 1 & 0 \\ 0 & 1 & 1 & \longrightarrow & 1 & 1 & 1 \\ \ & \vdots & \ & \ & \ & \ & \ \\ \ & \vdots & \ & \ & \ & \ & \ \\ 1 & 0 & 1 & \longrightarrow & 0 & 0 & 1 \\ 1 & 1 & 0 & \longrightarrow & 0 & 1 & 0 \\ 1 & 1 & 1 & \longrightarrow & 0 & 1 & 1 \\ \ & \begin{array}{c}\text{سیستم }\\ \text{مکمل}\mathrm{\ 2} \end{array} & \ & \ & \ & \text{بایاس}\mathrm{-4} & \ \end{array}$

درنتیجه توان برابر 011 در بایاس-4 می‌باشد.

پس می‌توان گفت:

$+0.75={\left(-1\right)}^S\times 1.M\times 2^{e-{\left(0100\right)}_2}$

باتوجه به مبنای 16 می‌توان گفت ${\left(38\right)}_{16}={(00111000)}_2$

درنتیجه گزینه دوم صحیح است.

آسان دو پیاده‌سازی مختلف از یک معماری مجموعه دستورات را درنظر بگیرید. این دستورات براساس میزان متوسط تعداد پالس‌های ساعت برای اجرای هر دستور (CPI)، به چهار کلاس مختلف با نام‌های C ،B ،A و D تقسیم شده‌اند. مقادیر CPI در هر کلاس و درصد استفاده از کلاس‌های دستورات در دو پیاده‌سازی مختلف $P1$ و $P2$ مطابق با جدول زیر است. در پیاده‌سازی اول $(P1)$، نرخ پالس ساعت $2.4GHz$ و در پیاده‌سازی دوم $3GHz\ (P2)$ است. در اجرای یک برنامه با $10^6$ دستور، کدام پیاده‌سازی و چند برابر سریع‌تر است؟ پایپلاین و موازات

1 $P2$ و $1.5$

2 $P2$ و $2$

3 $P1$ و $1.5$

4 $P1$ و $2$

گزینه 1 صحیح است.

باتوجه به جدول داده شده داریم:

$P_1:0.3\times {10}^6\ Instruction\ \times \frac{1\ clk}{Instruction}+$

$\ \ \ \ \ \ 0.2\times {10}^6\ Instruction\ \times \frac{3\ clk}{Instruction}+$

$\ \ \ \ \ \ 0.4\times {10}^6\ Instruction\ \times \frac{2\ clk}{Instruction}+$

$\ \ \ \ \ \ 0.1\times {10}^6\ Instruction\ \times \frac{1\ clk}{Instruction}=\left(0.3+0.6+0.8+0.1\right)\times {10}^6=1.8\times {10}^6\ clk$

$\ \ \ \ \ \ t_{total-P1}=1.8\times {10}^6\ clk\times \frac{1s}{2.4\times {10}^{12}\ clk}=0.75\times {10}^{-6}s$

$P2:0.2\times {10}^6\ Instruction\times \frac{1\ clk}{Instruction}+$

$\ \ \ \ \ \ \ 0.5\times {10}^6\ Instruction\times \frac{1\ clk}{Instruction}+$

$\ \ \ \ \ \ \ 0.2\times {10}^6\ Instruction\times \frac{3\ clk}{Instruction}+$

$\ \ \ \ \ \ \ 0.1\times {10}^6\ Instruction\times \frac{2\ clk}{Instruction}=\left(0.2+0.5+0.6+0.2\right)\times {10}^6=1.5\times {10}^6\ clk$

$\ \ \ \ \ \ t_{total-P2}=1.5\times {10}^6\ clk\times \frac{1s}{3\times {10}^{12}\ clk}=0.5\times {10}^{-6}s$

$\frac{\mathrm{P2}\mathrm{\ }\text{سرعت}}{\mathrm{P1\ }\text{سرعت}}=\frac{\mathrm{P1}\mathrm{\ }\text{زمان}}{\mathrm{P2}\mathrm{\ }\text{زمان}}=\frac{0.75\times {10}^{-6}s}{0.5\times {10}^{-6}s}=1.5$

گزینه 1 صحیح است.

متوسط برای افزایش کارایی یک پردازنده، در بخش جمع‌کننده از واحد محاسبات و منطق (ALU) آن، به اندازه ۲ برابر تسریع ایجاد شده است. درصورتی‌که احتمال استفاده از جمع‌کننده در اجرای برنامه‌ها برابر ۲۰ درصد و احتمال استفاده از واحد محاسبات و منطق برابر ۷۰ درصد باشد، میزان تسریع پردازنده در اجرای برنامه‌ها، کدام است؟ پایپلاین و موازات

1 $1.07$

2 $1.8$

3 $1.12$

4 $1.53$

گزینه 3 صحیح است.

خیلی منظور طراح مشخص نیست. باتوجه به تفاسیر مختلف جواب نهایی متفاوت است که در گزینه‌ها بعضی از آن‌ها وجود دارند. سؤال به‌طور کلی استاندارد نیست. بخش جمع‌کتتده در 2 ALU برابر سریع شده است. یعنی تعداد کلاک‌های این بهش نصف شده است.

طراح گفته است که در کل برنامه 20% مربوط به واحد جمع‌کننده است. همچنین 70% برنامه مربوط به واحد محاسبات و منطق است که باید می‌گفت 70% برنامه مربوط به واحد محاسبات و منطق بدون واحد جمع‌کننده است.

$Speed-Up=\frac{\mathrm{2\ }\text{سرعت}\mathrm{\ }\text{حالت}}{\text{سرعت}\mathrm{\ }\text{حالت}\mathrm{\ 1}}=\frac{\text{زمان}\mathrm{\ }\text{حالت}\mathrm{\ 1}}{\text{زمان}\mathrm{\ }\text{حالت}\mathrm{\ 2}}=\frac{0.2t+0.7t+0.1t}{\underbrace{\frac{0.2t}{2}}_{*}+\underbrace{0.7t}_{**}+\underbrace{0.1t}_{***}}=\frac{1t}{0.9t}\approx 1.12$

*: تسریع در جمع‌کننده
**: (بدون جمع) ALU بدون تغییرکننده
***: سایر بدون تغییر

گزینه 3 با این فرضیات صحیح است.

دشوار کدام‌یک از موارد زیر، مشخص‌کننده Subroutine مربوط به عملیات INDRCT (دسترسی به آدرس غیرمستقیم) در یک واحد کنترل مبتنی بر ریزبرنامه است؟ RTL

1 $\begin{array}{c}\mathrm{NOP\ \ \ \ \ S\ \ \ JMP\ \ \ OVER\ \ } \\ \mathrm{NOP\ \ \ U\ \ \ JMP\ \ \ \ FETCH } \end{array}$

2 $\begin{array}{c}\mathrm{NOP\ \ \ \ \ \ \ I\ \ \ \ \ CALL\ \ \ \ INDRCT} \\ \mathrm{ACTDR\ \ \ U\ \ \ JMP\ \ \ NEXT\ \ \ \ \ \ \ \ } \\ \mathrm{WRITE\ \ \ U\ \ \ JMP\ \ \ FETCH\ \ \ \ \ \ } \end{array}$

3 $\begin{array}{c}\mathrm{PCTAR\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ U\ \ \ JMP\ \ \ NEXT} \\ \mathrm{READ\ ,\ INCPC\ \ \ U\ \ \ JMP\ \ \ NEXT} \\ \mathrm{DRTAR\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ } \end{array}$

4 $\begin{array}{c}\mathrm{READ\ \ \ \ \ U\ \ \ JMP\ \ \ NEXT} \\ \mathrm{DRTAR\ \ \ U\ \ \ RET\ \ \ \ \ \ \ \ \ \ \ \ \ \ } \end{array}$

گزینه 4 صحیح است.
در کامپیوتر مانو واحد Microinstruction ، Microprogramming به‌شکل زیر تعریف می‌شود:

F1 و F2 و F3 مربوط به فیلد Micro-operation هستند که نوع دستورات را مشخص می‌کند.

همیشه یکی از F1 و F2 و F3 غیرصفر است که این‌که کدام‌یک چه مقداری داشته باشد تعیین‌کننده Op-code مختلف است. برای ساده‌سازی از سیمبل‌های زیر برای هر Op-code استفاده می‌شود:

بعد از اجرای Micro-instruction جاری ، این‌که چه Micro-instruction بعد از آن اجرا شود منطق‌های مختلف دارد که سه فیلد CD و BR و AD آن‌را تعیین می‌کنند.

CD شرط پرش است که بیت‌های مختلف آن به‌شکل زیر تعریف می‌شوند.

BR، نوع پرش است. برای بهینه کردن کدهای ذخیره شده در مموری MicroInstruction ها، واحدهایی به‌نام subroutine تعریف شده که شامل چندین MicroInstruction است که باعث ماژولار کردن کدهای Microprogramming می‌شود. Subroutine ها در جاهای مختلف قابل صدا زدن هستند. درنتیجه باید آدرس بازگشت در جایی ذخیره شود. در این معماری مانو رجیستری به‌نام SBR وجود دارد که آدرس بازگشت از subroutine در آن‌جا ذخیره می‌شود.

برای پرش به Subroutine یک پرش به‌نام call تعریف شده که فرق آن با JMP این است که آدرس بازگشت ذخیره می‌شود. همچنین یک پرش به‌نام RET وجود دارد که به آدرس SBR می‌رود که در انتهای subroutine ها قرار می‌گیرد که به محل فراخوانی بازگردیم.

رجیستر (CAR) Control Address Register:

رجیستری است که آدرس MicroInstruction بعدی در آن قرار می‌گیرد. سپس محتوای آدرس CAR از Control Memory به رجیستری به‌نام (CDR) Control Date Register ریخته می‌شود؛ سپس پردازنده CDR را اجرا می‌کند. یعنی CDR شامل MicroInstruction است که باید اجرا شود.

جدول توضیحات Branch Field ها به‌شکل زیر است.

در سطر آخر سیمبل MAP اشاره به عملیات Instruction OP-code Mapping دارد. درصورت استفاده از سیمبل MAP باتوجه به بیت‌های دستور واکشی شده در IR (Instrucrion Register) از حافظه، OP-code مربوطه به آن دستور را در CAR قرار می‌دهیم تا Micro-opcode مربوط به آن اجرا شود.

Mapping Memory شامل جدولی است که این‌که چه بیت‌هایی به Micro-opcode مپ بشوند را دارد.

فیلد AD، آدرس پرش را در خود دارد و زمانی‌که فیلد BR، JMP یا CALL است از آن استفاده می‌شود. سه حالت برای فیلد AD وجود دارد: {خالی، NEXT، آدرس شروع یک subroutine}

NEXT باعث میشود یک واحد به CAR اضافه شود و MicroInstruction بعدی را در CDR قرار می‌دهد.

جدول subroutine های استفاده شده در معماری به‌شکل زیر است:

سمپل INDRCT ابتدا محتوای آدرس AR در مموری که یک آدرس است را واکشی می‌کند $(DR \leftarrow M[AR])$ و سپس آدرس را در AR قرار می‌دهد. $AR \leftarrow DR(0,10)$

باتوجه به جدول بالا گزینه 4) صحیح است.

متوسط فرض کنید یک سامانه کامپیوتری از یک سطح حافظه نهانِ‌داده تمام‌انجمنی با گنجایش 4 بلوک و یک حافظه اصلی با گنجایش 256 بلوک در کنار پردازنده تشکیل شده است. چه تعداد کلاک برای اجرای دنباله دسترسی‌های بلوکی زیر مورد نیاز است؟ (دسترسی از چپ به راست اتفاق می‌افتد) حافظه ها

$\overrightarrow{A,B},C,D,E,A$

توضیح: از زمان اجرای تمامی دستورات غیر از دستورات دسترسی به حافظه صرف‌نظر شده است. همچنین زمان جستجو در حافظه نهان یک کلاک، زمان انتقال داده از حافظه نهان به پردازنده یک کلاک و زمان انتقال داده از حافظه اصلی به حافظه نهان، 10 کلاک است. سیاست جایگزینی استفاده شده در حافظه نهان، سیاست MRU درنظر گرفته شده است. توجه نمایید که ارتباط پردازنده با سلسله‌مراتب حافظه تنها از طریق حافظه نهان صورت می‌گیرد.)

1 33

2 62

3 75

4 84

گزینه دوم درست است.

سیاست MRU است یعنی آخرین بلاکی که به آن دسترسی پیدا کردیم در زمان Replacement جایگزین می‌شود.

سؤال گفته است که ارتباط پردازنده با سلسله‌مراتب حافظه فقط از طریق حافظه پنهان صورت می‌گیرد. از این جمله می‌توان برداشت کرد که دسترسی به‌صورت ترتیبی است.

$T_{miss}=\underbrace{1}_{*}\ clk+\underbrace{10}_{**}\ clk+\underbrace{1}_{***}\ clk=12\ clk$

*: Search
**: Transfer mem to cache
***: Access

$T_{hit}=\underbrace{1}_{*}\ clk+\underbrace{1}_{**}\ clk=2\ clk$

*: Search
**: Access

$T_{total}=5T_{miss}+T_{hit}=60+2=62$

$62\ clk$

آسان چه تعداد عملیات شیفت به راست در الگوریتم ضرب Booth برای انجام عملیات ضرب $(-9) \times (-13)$ مورد نیاز است؟ محاسبات

1 7

2 6

3 5

4 4

گزینه 3 صحیح است.

به‌طور کلی الگوریتم ضرب Booth در زمانی تأثیر خود را دارد که از شیفت بشکه‌ای استفاده می‌شود. امّا در خیلی از سؤالات کنکور این مورد درنظر گرفته نمی‌شود و از شیفت معمولی استفاده می‌شود که به تعداد بیت‌های ضرب‌کننده است.

$\begin{array}{ccc}\ \ \ \ \ \ \ \ \ -9 & \begin{array}{c}\ \\ \longrightarrow \end{array} & {\ \ \ \ \ \ \ \ \left(10111\right)}_2 \\ \times \ \ \ \ -12 & \ & \times \ \ \ \ {\left(10011\right)}_2 \end{array}$

تعداد بیت‌های ضرب‌کننده 5 می‌باشد. درنتیجه 5 عمل شیفت می‌خواهد.

آشنایی با درس معماری کامپیوتر

درس معماری کامپیوتر به بررسی نحوه عملکرد بخش‌های متفاوت یک معماری پایه از کامپیوتر می‌پردازد. این درس در کنکور ارشد کامپیوتر ۷ تست دارد. برای آگاهی از ضریب این تست‌ها برای هر زیرگروه به صفحه دروس کنکور ارشد کامپیوتردروس آزمون و ضرایب آنها در کنکور ارشد کامپیوتر و آی تی Durus Va Zarayeb An Dar Konkur Arshad قبل از شروع مطالعه برای کنکور ارشد رشته کامپیوتر لازم است تا از دروس مورد آزمون، اهمیت هر کدام و همچنین ضرایب آن‌ها مطلع باشید تا بتوانید به صورت هوشمندانه برنامه ریزی کرده و بهترین نتیجه را کسب کنید. این صفحه راهنمای شما در موارد ذکر شده خواهد بود. مراجعه کنید. صفحه درس معماری کامپیوترآموزش جامع معماری کامپیوتر Memari Computer در مهندسی کامپیوتر، معماری کامپیوتر مجموعه‌ای از قوانین و روش‌هایی است که به چگونگی طراحی، کارکرد، سازماندهی و پیاده سازی (ساخت) سیستم‌های کامپیوتری می‌پردازد، در این صفحه به بررسی و آموزش کامل معماری کامپیوتر پرداخته شده است اطلاعات جامعی درباره درس معماری کامپیوتر دارد؛ همچنین برای آشنایی با تست های معماری کامپیوتر در کنکور می‌توانید به صفحه نمونه سوالات معماری کامپیوترنمونه سوالات معماری کامپیوتر با پاسخ تشریحی - مثال های معماری کامپیوتر Soal Memari Computer Ba Javab در این صفحه نمونه سوالات معماری کامپیوتر با پاسخ تشریحی برای شما عزیزان قرار داده شده است، سعی شده مثال های معماری کامپیوتر تمامی مباحث منطقی را در بر گیرد. مراجعه کنید. می‌توانید بودجه‌بندی تست‌های این درس را در صفحه بودجه بندی سوالات کنکور ارشد کامپیوتر و فناوری اطلاعاتبودجه بندی سوالات کنکور ارشد کامپیوتر و فناوری اطلاعات Budje Bandi Konkur Arshad Computer Va IT داوطلبان قبل از شروع مطالعه و برنامه ریزی برای کنکور ارشد لازم است تا از سرفصل‌های هر درس در کنکور ارشد کامپیوتر و آی تی و همچنین میزان اهمیت هر کدام اطلاع داشته باشند. در این صفحه بودجه بندی کنکور ارشد مهندسی کامپیوتر و فناوری اطلاعات به منظور راهنمایی شما به طور جامع آورده شده است. مشاهده کنید.

روش های دسترسی به پاسخ تشریحی معماری کامپیوتر کنکور ۱۴۰۳

می‌توانید به پاسخ تشریحی تست های معماری کامپیوتر به دو روش زیر داشته باشید:

دوره نکته و تست معماری کامپیوتر

دوره نکته و تست معماری کامپیوتر تمامی تست‌‌های کنکور این درس را از اولین سال‌های برگزاری کنکور تا آخرین کنکور را به‌صورت تشریحی و تستی بررسی کرده است. اگر می‌خواهید اطلاعات بیشتری درباره این درس کسب کنید یا در آن ثبت‌نام کنید، به صفحه دوره نکته و تست معماری کامپیوتر مراجعه کنید. همچنین برای دیدن ویدئو های آموزش معماری کامپیوتر می‌توانید به صفحه دوره درس معماری کامپیوتر مراجعه کنید.

پلتفرم آزمون درس معماری کامپیوتری

پلتفرم آزمون و بانک تست و مجموعه سوالات کنکور ارشد کامپیوتر، آی‌تی و علوم کامپیوتر

سیستم قدرتمند آزمون کنکور کامپیوتر - اولین و تنها سیستم آزمون رشته کامپیوتر داوطلبین کنکور ارشد کامپیوتر، آی‌تی و علوم کامپیوتر، با این پلتفرم نیازی به تهیه هیچ کتابی ندارید، بهتر از هر کتاب مجموعه سوالات

پلتفرم آزمون

امکانات پلتفرم

بیش از 10000 تست تالیفی و کنکور
پاسخ تشریحی تست‌های 24 سال اخیر کنکور ارشد کامپیوتر و آی‌تی
پاسخ تشریحی تست‌های 15 سال اخیر کنکور ارشد علوم کامپیوتر
بیش از 2000 سوال تالیفی از مراجع با پاسخ تشریحی
شبیه سازی کنکورهای سراسری سال‌های گذشته
منتخب کردن تست‌ها قبل، بعد و در حین آزمون
فیلترهای فوق هوشمند برای انتخاب سوالات
ایجاد آزمون از هر فصل یا از هر درس
ایجاد آزمون واش بک و فیدبک
همچنین آماده شده برای کنکورهای کاردانی کامپیوتر و دکتری هوش مصنوعی

پلتفرم آزمون خدمتی از مؤسسه کنکور کامپیوتر به دانشجویان است. این پلتفرم شامل تمامی تست‌های کنکور‌ ارشد کامپیوتر سال‌های گذشته به همراه پاسخ تشریحی است. علاوه‌برآن، شما می‌توانید در این پلتفرم برای خودتان یک آزمون شخصی‌سازی شده با تعداد معینی تست از درس‌های مشخصی بسازید. به‌طورکلی، تهیه این سرویس برای هر درس، شما را از تهیه کتاب‌ و منبع دیگری برای تست بی‌نیاز می‌کند. اگر می‌خواهید بیشتر این سرویس را بشناسید، پیشنهاد می‌کنیم از صفحه پلتفرم آزمون کنکور کامپیوتر دیدن فرمایید.

جمع‌بندی

برای دسترسی به پاسخ تشریحی تست های معماری کامپیوتر می‌‌توانید از دو روش استفاده کنید: (۱) استفاده از دوره نکته و تست معماری کامپیوتر و (۲) استفاده از پلتفرم آزمون برای درس معماری کامپیوتر. با آرزوی موفقیت برای شما داوطلبان کنکور ارشد.