سرفصل درس طراحی سیستم‌های دیجیتال

طراحی سیستم‌های دیجیتال (شماره درس: ۴٠٢٢٣)

Digital Systems Design

اهداف درس طراحی سیستم‌های دیجیتال

اهداف درس هدف از این درس آشنایی با زبان توصیف سخت افزار وریلاگ، یادگیری نحوه‌ی طراحی سخت افزار با زبان‌های HDL در سطوح تجرید مختلف، آشنایی با ساختار داخلی مدارهای برنامه پذیر در محیط کار و نیز شناخت نحوه‌ی پیاده سازی مدارهای سخت افزاری درCPLD و FPGA است.

سرفصل های درس طراحی سیستم‌های دیجیتال

1. FSM وASM
   • نمودار FSM و کاربردهای آن
   • نحوه‌ی مدل سازی و سنتز مدار کنترلی با FSM
   • نمودار ASM و طراحی سیستم‌های دیجیتال با استفاده از آن
   • مفهوم واحدهای کنترل و مسیرداده
   • روش سنتز مسیر داده از روی نمودار ASM
   • روش‌های گوناگون سنتز واحد کنترل از روی نمودار ASM
2. معرفی زبان‌های توصیف سخت افزار
   • مروری بر زبان‌های توصیف سخت افزار
   • ویژگی‌های کلیدی و تفاوت کدهای همروند و کدهای ترتیبی
   • مراحل طراحی سیستم‌های دیجیتال
   • مروری بر ویژگی‌های زبان وریلاگ
   • مقایسه زبان وریلاگ با سایر زبان‌های توصیف سخت افزار
   • دلایل اهمیت استفاده از زبان‌های توصیف سخت افزار
3. مقدمات زبان وریلاگ
   • مروری کلی بر نحوه نوشتن یک توصیف با وریلاگ
   • معرفی روش‌های طراحی بالا به پایین و پایین به بالا
   • روش‌های مدل سازی ساختاری و رفتاری
   • آشنایی اولیه با برخی مفاهیم موجود در وریلاگ همچون always ،initial ،module، @
   • طراحی مدولار و امکانات زبان وریلاگ برای این کار
   • مفهوم Test bench و چگونگی نوشتن Test bench صحیح
4. داده گونه‌ها و مفاهیم پایه در وریلاگ
   • wire و register و تفاوت‌ها و کاربردهای آن‌ها
   • منطق 4 مقداره و مفهوم قدرت سیگنال
   • مفهوم آرایه و بردار و تفاوت‌ها و کاربردهای آن‌ها
   • داده گونه‌های Integer ،Real و Time، رشته‌ها
   • parameter و طراحی پارامتری در وریلاگ
   • در وریلاگ Macro ها وDirective ها ، System Task 
   • نام گذاری سلسله مراتبی و کاربردهای آن
5. مدل سازی ساختاری در وریلاگ
   • Port ها در module و انواع آن‌ها
   • روش‌های نگاشت port ها
   • قواعد حاکم بر استفاده از سیم‌ها و متغیرها در اتصال به port ها
   • طراحی gate-level در وریلاگ
   • مدل سازی تأخیر در توصیف ساختاری
6. مدل سازی جریان داده در وریلاگ
   • مدل سازی جریان داده در وریلاگ
   • مدل تأخیر در توصیف جریان داده
   • تفاوت تأخیرهای نوع Inertial و Transport
   • عملگرها در زبان وریلاگ
   • چگونگی توصیف مدارهای ترتیبی حساس به سطح و حساس به لبه در مدل سازی جریان داده
7. مدل سازی رفتاری در وریلاگ
   • assignment در توصیف رفتاری blocking و non-blocking های نوع
   • مفهوم Event control در توصیف رفتاری
   • دستورهای مدل سازی رفتاری شامل تصمیم گیری و حلقه
   • Function و Task
   • انواع Event control شامل سه روش معمولی، حساس به سطح، و بانام
   • انواع Timing control شامل سه روش معمولی، بین انتسابی، و صفر
   • مدلسازی تأخیرهای Inertial و Transport در توصیف رفتاری
   • مفهوم Race در بدنه‌های همروند
   • مروری بر چگونگی انجام عمل شبیه‌سازی کدهای وریلاگ توسط شبیه ساز
8. کدزدن قابل سنتز در وریلاگ
   • قوانین عمومی قابل سنتز بودن کد (مانند نداشتن تأخیر در توصیف، عملگر تقسیم، ...)
   • روش نوشتن کد رفتاری قابل سنتز
   • روش‌های پرهیز از Combinational Loop در توصیف رفتاری مدارهای ترکیبی
   • حلقه‌ها در توصیف رفتاری و اثر آن‌ها بر عمل سنتز
   • منطق سه مقداره و اثر آن بر عمل سنتز
   • مروری بر عملکرد ابزارهای سنتز
9. طراحی سیستم های دیجیتال با PLD
   • ویژگی‌های سیستم‌های دیجیتال
   • سطوح تجرید و روش‌های مدل سازی
   • کاربردهای مدارهای قابل پیکربندی
   • مروری بر انواع PLD ها
   • کاربردهای PLD ها در تحقیقات و صنعت
10. CPLD ها و SPLD ها
    • SPLDها و ساختار آن‌ها (شامل PLA ،PAL و ROM)
    • CPLDها و ساختار آن‌ها
    • تکنولوژی‌های ساخت SPLDها و CPLD ها
    • مروری بر برخی از CPLDها به عنوان Case Study
11. FPGAها
    • FPGAها و ساختار آن‌ها
    • انواع  FPGA (مبتنی بر LUT و مبتنی بر MUX)
    • تکنولوژی‌های ساخت FPGAها (مبتنی بر Anti-fuse و مبتنی بر SRAM)
    • روش‌های ساختFPGA  Programmable Connections ها
    • مروری بر برخی از FPGAهای مبتنی بر LUT به عنوان Case Study
    • مروری بر برخی از FPGAهای مبتنی بر MUX به عنوان Case Study
    • مروری بر ظرفیت‌ها و امکانات جدیدترین FPGAها
    • مروری بر آخرین محصولات برنامه پذیر در محیط کار بخصوص FPSoCها

ارزیابی درس طراحی سیستم‌های دیجیتال

• تمرین‌های نظری: ٣ نمره
• آزمون‌های میان‌ترم و پایانی: ١۵ نمره
• آزمونک‌ها: ٢ نمره

مراجع درس طراحی سیستم‌های دیجیتال

[1] Samir Palnitkar. Verilog HDL: A Guide to Digital Design and Synthesis. 2nd edition, SunSoft Press,2003.
[2] S. Brown, J. Rose. FPGA and CPLD Architectures: A Tutorial. IEEE Design and Test of Computers,pp. 42-57, 1996.
[3] Altera Data Sheets. available at www.altera.com.
[4] Xilinx Data Sheets. available at www.xilinx.com.
[5] Actel Data Sheets. available at www.actel.com.